

Chips aus dem Computer

Entwicklung von Schaltkreisen mit Hardwarebeschreibungssprachen und automatischer Schaltungssynthese. Ein ASIC aus dem Fachbereich Informationstechnik

Werner Zimmermann, Gerald Kampe, FHTE

Entwerfen Sie Ihre Schaltungen immer noch mit Hilfe von Schaltplänen? Dann setzen Sie sicher hochintegrierte Schaltkreise nur als 'Black Box' ein. Falls Sie sich dagegen mit dem Innenleben komplexer programmierbarer Logikbausteine oder gar selbst mit dem Entwurf digitaler integrierter Schaltungen beschäftigen müssen, wie das heute bei der Entwicklung moderner Geräte der Kommunikations- und Automatisierungstechnik notwendig ist, so wissen Sie, wie mühsam ein solches Vorgehen ist.

Moderne Entwurfsmethodik

Natürlich werden auch heute noch digitale Grundsaltungen auf Transistor- und Gateebene mit Hilfe von Schaltplänen entworfen und mit Simulatoren wie Spice in ihren elektrischen Eigenschaften optimiert. Die Entwicklung komplexer, aus diesen Grundbausteinen aufgebauter Schaltungen mit 5 oder 6stelligen Transistorzahlen auf dieser Ebene ist aber praktisch unmöglich.

Ähnlich wie in der Softwareentwicklung die 'Hochsprachen' wie C oder C++ auch in einfachen Anwendungen die 'primitiven' Assemblersprachen verdrängt haben, lösen in der Schaltungsentwicklung **Hardwarebeschreibungssprachen wie VHDL** oder Verilog den Entwurf auf Schaltplanebene ab. Diese Hardwaresprachen beschreiben auf höherem Abstraktionsniveau die Funktion einer Schaltung. Die **Umsetzung** in die eigentliche Schaltung erfolgt dann **mit Hilfe** eines 'Silicon-Compilers', **eines** automatischen **Schaltungssyntheseprogramms**. Das Arbeiten mit diesen Werkzeugen und den zugehörigen Simulatoren ähnelt stärker der Entwicklung hardwarenaher Software als der klassischen Schaltungsentwicklung.

Mikroelektronik im Fachbereich Informationstechnik

Der Fachbereich Informationstechnik verfügt im Labor CAD der Mikroelektronik über eine **High-End-CAE-Entwicklungsumgebung**, die im Rahmen der Grundausbildung im Entwurf digitaler Schaltungen genauso genutzt wird wie in weiterführenden Lehrveranstaltungen zum Entwurf integrierter Schaltkreise sowie bei Diplom- und Studienarbeiten. Die Entwicklungsumgebung **wurde mit Unterstützung der Multi-Projekt-Chip-(MPC)-Gruppe**, einem Zusammenschluß der auf dem Gebiet der Mikroelektronik arbeitenden Fachhochschulen in Baden-Württemberg, **beschafft und unterhalten**. Die **MPC-Gruppe konzentriert sich dabei auf die Ausbildung** der Studierenden **in modernen Entwurfstechniken und deren Anwendung**. Die Fertigung der entworfenen integrierten Schaltungen erfolgt bei externen Partnern wie dem Institut für Mikroelektronik (IMS) Stuttgart oder einer Reihe von deutschen und europäischen Halbleiterherstellern. Die Installation und eigenständige Weiterentwicklung von Halbleiterfertigungsprozessen sprengt aufgrund des hohen laufenden Investitions- und Personalbedarfs in Reinräume und Fertigungseinrichtungen die wirtschaftlich sinnvoll nutzbaren Möglichkeiten von Fachhochschulen und selbst Universitäten. Dies entspricht übrigens dem allgemeinen Trend in der Halbleiterindustrie, Prozeßentwicklung, Chipfertigung und Schaltungsentwicklung zu trennen. Selbst große


Halbleiterfirmen kaufen Fertigungsprozesse zu oder schließen sich, wie etwa IBM und Philips in Böblingen, bei der Fertigung zusammen, kleinere Halbleiterfirmen haben vielfach gar keine eigene Chipfertigung. Die **Entwicklung anwendungsspezifischer integrierter Schaltungen (ASIC)** kann heute ähnlich wie Softwareentwicklung relativ einfach als **Dienstleistung** 'eingekauft' werden.

Alfa2Phi - Ein ASIC als Diplomarbeitsprojekt

Aufgabenstellung


In der Automatisierungs- und Antriebstechnik sind häufig **Lagemessungen bei linearen oder rotatorischen Bewegungen** notwendig. Dazu werden heute bevorzugt **optische oder magnetische Inkrementalgeber oder Geber nach dem Resolverprinzip** eingesetzt. Um mit diesen Gebern neben der Position auch die Bewegungsrichtung erfassen zu können, liefern die Geber in der Regel zwei um eine viertel Periode gegeneinander versetzte Signale. Die von den Sensoren gelieferten Signale sind näherungsweise sinusförmig, werden aber wegen der einfacheren Signalverarbeitung häufig in Rechtecksignale umgeformt. Dies verringert die Meßauflösung allerdings erheblich. Wenn hochgenaue Messungen notwendig sind, müssen die analogen sinusförmigen Signale mit hohem Aufwand direkt ausgewertet und in einen digitalen Lagemeßwert umgesetzt werden [1,2]. Entsprechend teuer sind die Auswerteschaltungen. An der FHTE wurde nun im Rahmen eines Diplomarbeitsprojekts [3,4] in einem Team von insgesamt 6 Diplomanden über 3 Semester ein **neuartiges**, mittlerweile patentiertes **Auswerteverfahren** von Grund auf konzipiert, in ein ASIC umgesetzt und im Labor erprobt. Das Verfahren **basiert auf** einem **phasenstarreren Regelkreis (PLL)**, der aber im Gegensatz zu üblichen Resolverauswerteschaltungen **rein digital** realisiert und auch **für** die relativ hohen Signalfrequenzen **optischer Inkrementalgeber geeignet** ist (Bild 1).

Als Interface zu den Gebersignalen dienen einfache Sigma-Delta-A/D-Umsetzer, deren Analogteil lediglich aus einem Analogkomparator und einem auch in digitalen Halbleiterprozessen integrierbaren RC-Glied besteht. Mit Hilfe verschiedener Kniffe der digitalen Signalverarbeitung wird der innerhalb des Phasenregelkreises erforderliche Schaltungsaufwand auf ein Minimum reduziert. Weitere Einzelheiten werden in [3] beschrieben.



Schaltungsentwurf

Bild 2 zeigt den Entwicklungsablauf. In einer **Top-Down-Vorgehensweise** wurde zunächst das Verhalten der **Schaltung in VHDL beschrieben und simuliert**. Zur Analyse der Simulationsergebnisse im Zeit- und Frequenzbereich wurde der **VHDL-Simulator** mit dem Signalverarbeitungssystem **Matlab/Simulink gekoppelt** und so die Struktur und die Parameter der PLL optimiert.



Beispielhaft zeigt Bild 3 einen Ausschnitt aus dem VHDL-Programm, in dem ein einfaches digitales Tiefpaßfilter beschrieben wird, das Bestandteil des Reglers ist. Im 'ENTITY'-Teil werden die Ein- und Ausgänge des Filters definiert, im 'ARCHITECTURE'-Teil wird der Signalverarbeitungsalgorithmus beschrieben. Die Darstellung entspricht weitgehend derjenigen in konventionellen Programmiersprachen wie C oder Pascal. Als einziges erinnern die Daten- und Variablentypen 'std_logic' bzw. 'signal' daran, daß die Beschreibung nicht nur ein Computerprogramm darstellt, sondern im nächsten Schritt, der Schaltungssynthese, in eine digitale Schaltung mit einem 12 bit-Eingangsdatenwort und einem 16 bit-Ausgangsdatenwort umgesetzt wird.

Das **Schaltungssynthesewerkzeug erzeugt** daraus **automatisch** eine **Schaltung** bzw. deren rechnerinterne Darstellung, die Netzliste. Bild 4 zeigt einen kleinen Ausschnitt von rund einem Dutzend Gattern aus dem Schaltplan des Tiefpasses, die Gesamtschaltung des ASIC umfaßt knapp 3000 Gatter. Die synthetisierte Schaltung kann nun auf 'Gatterebene' wiederum simuliert und mit den Ergebnissen der VHDL-Simulation verglichen werden (Bild 2). Ist das Funktions- oder Zeitverhalten noch nicht befriedigend, kann es durch weitere **Optimierungsläufe** des Synthesewerkzeugs oder eine Änderung der VHDL-Beschreibung verbessert werden.

ENTITY tiefpass IS

```
PORT (e : IN std_logic_vector(11 DOWNTO 0);
      clk : IN std_logic;
      a : INOUT std_logic_vector(15 DOWNTO 0));
END tiefpass;
```

ARCHITECTURE behav OF tiefpass IS

```
SIGNAL s : std_logic_vector(12 DOWNTO 0);
BEGIN
  s <= (e(11)&e) - (a(15)&a(15 DOWNTO 4));
  a <= a + (s(12)&s(12)&s(12)&s) WHEN rising_edge(clk) ELSE a;
END behav;
```

Bild 3: VHDL-Programm für ein einfaches digitales Tiefpassfilter






Bild 4: Schaltplanausschnitt des digitalen Tiefpassfilters


Fertigung und Test

Für unser Projekt wurde als Zielprozeß eine **Gate-Array-Technologie** des IMS Stuttgart gewählt. 'Gate Array' bedeutet, daß der Hersteller die Halbleiterchips mit mehreren zehntausend Logikgattern kunden- und anwendungsneutral als 'Halbzeug' vorfertigt, und lediglich die 'Verdrahtung' der Gatter, die erst in den letzten Fertigungsschritten erfolgt, anwendungsabhängig ist. Da auf einer Siliziumscheibe gleichzeitig dann auch noch die Schaltungen unterschiedlicher Anwender 'verdrahtet' werden können ("Multi Project Wafer"), lassen sich mit dieser Fertigungstechnologie auch kleinere Stückzahlen noch zu annehmbaren Kosten fertigen. Der Entwurf der Verdrahtung, das Layout, die Fertigung und der Chiptest (im Bild 5 gestrichelt dargestellt) wurden am IMS mit Hilfe weiterer CAE-Werkzeuge innerhalb weniger Wochen durchgeführt.

Der **Test des fertigen ICs** (Bild 6) erfolgt in zwei Schritten. Am Ende der Chipfertigung und nochmals nach der Verpackung der Chips in ein Gehäuse wird der Baustein in einem speziellen Prüfgerät, dem IC-Tester geprüft. Dabei werden an die IC-Eingänge Signale angelegt und an den Ausgängen gemessen und mit vorgegebenen Signalverläufen verglichen. Die angelegten Signale und die erwarteten Signalverläufe wurden von uns während der Simulationsphase ebenfalls mit Hilfe der rechnergestützten Werkzeuge gewonnen. Die eigentliche Bewährungsprobe für den Chip kommt aber erst beim

Funktionstest in der Anwendungsschaltung. Hierzu wurde parallel zur Chipfertigung eine Leiterplatte mit einer Testschaltung mit dem ASIC als Schaltungskern sowie einer rechnergestützten Auswertung der Meßergebnisse entworfen. Und? Nun, der **ASIC funktioniert tatsächlich**, er wertet Inkrementalgebersignale mit Eingangsfrequenzen bis zu 160kHz **bei einer Genauigkeit** (Bild 7) **von bis zu 16bit** je Umdrehung (bei Gebern mit 'nur' 1024 Inkrementen) aus, wie in den Simulationen vorhergesagt.





Computer oder Ingenieur ?

Falls der Eindruck entstanden ist, eigentlich würde der Computer weitgehend alleine entwickeln, der Mensch werde - einstweilen noch - nur zu seiner Bedienung gebraucht ... Nein, die **Ideen** kommen immer noch **vom Menschen**, im vorliegenden Fall von den Diplomanden und ihren Betreuern. Und die 'Bedienung' besteht nicht in einigen Mausklicks, sondern aus einer Vielzahl von Entwurfsentscheidungen, für die Ingenieure noch lange **unentbehrlich** sein werden. **Erweitert hat sich** lediglich das Handwerkzeug und damit **das erforderliche Qualifikationsprofil**. Gefordert sind **Ingenieure, die Grundlagenkenntnisse** - Physik, Mathematik und Systemtheorie - **und Hardwarekenntnisse** - Elektronik und Digitaltechnik - **mit Software-Know How** - Entwicklung, Test und Einsatz komplexer Softwarepakete - **und** einem gerüttelten Maß an **Systemkenntnissen** - Signalverarbeitung, Meß-, Regel- und Kommunikationstechnik - **paaren können**. Aspekte, die im Fachbereich Informationstechnik in den Studiengängen Nachrichtentechnik, Softwaretechnik und Technische Informatik von verschiedenen Seiten, aber immer im Gesamtzusammenhang beleuchtet werden.

- [1] Peter Polak: Drehgeber oder Resolver? Elektronik Heft 25, 1995, S.60-64
- [2] Thomas Henke: 'Spurenauswertung' mit Spezial-Chip. Elektronik Heft 1, 1994,
- [3] W.Zimmermann, G. Kampe: Digitales Winkel- und Lagemeßverfahren: Systementwurf und Realisierung mit VHDL und Schaltungssynthese. Electronic Systems & Solutions 1996, Nürnberg, Tagungsband S. 331-340
- [4] C. Löffler, T. Munz, G. Kampe, W. Zimmermann: Verbesserung einer digitalen Winkel- und Lagemeßschaltung. Multiprojekt-Chip-Gruppe Baden-Württemberg, Workshop Februar 1996 Karlsruhe, Tagungsband S.75-83.

Dank

Die Verfasser danken Frau A. Volk und den Herren M.Kröner, C.Löffler, A.Meybohm, T.Munz, L.d'Ouvencou und M.Wieth, FHTE, sowie J.Gandowitz und M.Bodenmüller, IMS Stuttgart für die Unterstützung bei der Chipentwicklung und Erprobung. Ohne die Förderung durch die Multi-Projekt-Chipgruppe (MPC) der Fachhochschulen Baden-Württembergs wäre die Beschaffung der Entwicklungsumgebung und die Herstellung der Prototypen nicht möglich gewesen.

Prof. Dr.-Ing. Gerald Kampe lehrt Informationstechnik, Simulationstechnik und CAD im Fachbereich Informationstechnik an der FHTE. Ausserdem ist er stellvertretender Vorsitzender der Multi-Projekt-Chipgruppe der Fachhochschulen Baden-Württembergs.

Prof. Dr.-Ing. Werner Zimmermann lehrt Digital-, Rechner- und Regelungstechnik im Fachbereich Informationstechnik. Er arbeitet auf den Gebieten Systementwurf in VHDL sowie Hard- und Softwareentwicklung für Embedded-Control-Anwendungen.